<nowiki>Clock gating; クロックゲーティング; Clock gating; Clock Gating; Clock gating; Clock gating; Clock gating; horloĝa pordoregado; Clock-Gating; 클럭 게이팅; clock gating; دروازه بندی ساعت; 时钟门控; Clock gating; tècnica utilitzada en circuits síncrons per reduir la dissipació de potència dinàmica, afegint més lògica a un circuit per podar l'arbre del rellotge (desactivant parts dels circuits perquè els flip-flops en ells no hagin de canviar d'estat); Methode bei elektronischen synchronen Digitalschaltungen; technique used in synchronous circuits for reducing dynamic power dissipation, by adding more logic to a circuit to prune the clock tree (disabling portions of the circuitry so that the flip-flops in them do not have to switch states); tekniko por redukti procesoran pov-konsumon per dinamika malŝaltado de partoj de la cirkvito; קטימת שעון</nowiki>
clock gating
technique used in synchronous circuits for reducing dynamic power dissipation, by adding more logic to a circuit to prune the clock tree (disabling portions of the circuitry so that the flip-flops in them do not have to switch states)